《模拟电路的ESD设计》首先介绍半导体结构、集成标准及ESD器件、ESD箝位设计原理以及ESD防护网络设计原理，在此基础上介绍单通道模拟集成电路的ESD保护以及电源管理模拟集成电路的ESD保护，最后介绍系统的ESD保护以及系统对分立元件的ESD要求。
瓦西琴柯、西布柯夫译著的《模拟电路的ESD设计》的目的，是帮助本领域的工作者们处理每天专业工作中遇到的模拟ESD设计问题，并在所有层面解决问题——从器件级ESD到集成自保护解决方案的实现。本书不仅用重要的实践经验和技术知识来“武装”读者，而且增加了仿真体验，这些体验可以使读者借助Angstrom公司的混合仿真软件DECIMMTM的简化版作进一步的发展。
第1章 引言
1.1 ESD软件工具Prism中的模拟及数字部分的内容
1.2 重要的定义
1.2.1 ESD保护网络
1.2.2 ESD箝位
1.2.3 最大限制的绝对值及脉冲SOA
1.2.4 ESD脉冲技术指标
1.2.5 击穿及不稳定性
引言的DECIMM TM仿真例子
第2章 击穿及注入情形下半导体结构中的电导调制
2.1 重要的定义及限制
2.1.1 基本的半导体结构
2.1.2 电导调制及负微分电阻
2.1.3 空间电流的不稳定性、丝状电流形成及抑制
2.1.4 快返回工作 第1章 引言
1.1 ESD软件工具Prism中的模拟及数字部分的内容
1.2 重要的定义
1.2.1 ESD保护网络
1.2.2 ESD箝位
1.2.3 最大限制的绝对值及脉冲SOA
1.2.4 ESD脉冲技术指标
1.2.5 击穿及不稳定性
引言的DECIMM TM仿真例子
第2章 击穿及注入情形下半导体结构中的电导调制
2.1 重要的定义及限制
2.1.1 基本的半导体结构
2.1.2 电导调制及负微分电阻
2.1.3 空间电流的不稳定性、丝状电流形成及抑制
2.1.4 快返回工作
2.1.5 本章内容的方法要点
2.2 反向偏置p—n结的雪崩击穿
2 2.1 雪崩击穿现象的解析描述
2.2.2 p+一p—n结构中雪崩击穿的数值分析
2.3 p—i—n结构中的双雪崩注入
2.3.1 效应的解析描述
2 3.2 p—i—n二极管结构的解析描述
2.4 si n+一n—n+二极管结构中的雪崩注人
2.4.1 解析方法
2.4.2 仿真分析
2.5 n—p—n二极管结构中电导调制的不稳定性
2.5.1 浮置基区中的电导调制：=极管I作模式
2.6 三极管n—p—n结构中的电导调制
2.6.1 基极接地UEB=O(BVCES)时的击穿
2.6.2 发射极浮置IE=0时的情形
2.6.3 共发射极电路IB<0时的雪崩注入
2.6.4 共发射极电路正偏基极电流IB>0时的雪崩注入
2.6.5 共基极电路中的雪崩注入
2.7 PNP结构中的雪崩注入
2.8 si p—n—p—n结构中的双注入
2.8.1 等效电路
2.8.2 p—n—p—n结构中的电导调制仿真
2.9 有负微分电阻的半导体结构中空间电流的不稳定性现象
2.9.1 雪崩注入时丝状电流的形成
2.9.2 双雪崩注入电导调制中的丝状电流效应
2.9.3 双注入情形中的电流丝效应
2.10 小结
第2章的DEcIMM TM仿真例子
第3章 集成电路工艺技术的标准器件及ESD器件
3.1 集成电路工艺技术的ESD细节考虑
3.1.1 具有扩展电压元件的典型DGO CMOS工艺
3.1.2 BCD及BicMOs集成工艺流程的EsD细节考虑
3.2 ESD脉冲状态的安全工作区
3.2.1 保持可靠性的sOA及电流不稳定性范围
3.2.2 EsD状态的脉冲s0A
3.2.3 BCD工艺中典型器件的ESD SOA
3.2.4 ESD器件的不稳定性范围及SOA
3.2.5 ESD器件的物理限制、空间热逸散
3.3 CMOs工艺中的低压EsD器件
3.3.1 快返回NMOS”
3.3.2 FOX(TFO)ESD器件
3.3.3 LVTSCR和FOXSCR
3.3.4 低压雪崩二极管
3.4 BJT工艺中的EsD器件
3.4.1 集成NPN BJT器件
3.4.2 双极SCR
3.5 BcD及扩展电压CMOS工艺中的高压ESD器件
3.5.1 LDMOS—SCR及DeMOS—SCR器件
3.5.2 横向PNP Brr器件
3.5.3 高压雪崩=极管
3.6 双向器件
3.6.1 CMOS工艺中双向器件结构
3.6.2 高压双向器件
3.6.3 基于si—Ge NPN BJT结构的双向EsD器件
3.7 ESD二极管及无源元件
3.7.1 正向偏置ESD二极管
3.7.2 无源元件
3.8 小结
第3章的DEcIMMTM仿真例子
第4章 ESD箝位
4.1 有源NM0s箝位
4.2 具有内部阻挡结参考或dV/dt导通的低压箝位
4.2.1 快返回NMOS箝住
4.2.2 瞬态触发PMOS箝住
4.2.3 10V FOX快返回器件
4.2.4 LVTscR及FOx—scR箝位
4.2.5 高保持电压的LvTsCR箝住
4.2.6 SCR箝住中的触发特性控制
4.3 ESD箝位中的电压和电流参考
4.3.1 BiCMOS工艺中的低压箝位
4.3 2 具有电压参考的NPN箝位
4.4 高压ESD器件
4.4.1 具有内部阻挡结参考的20V NPN
4.4.2 具有外部横向雪崩二极管参考的NPN箝住
4.4.3 基于scR的高压箝位
4.4.4 横向IJPNP箝位
4.4.5 混合器件一电路双模式方法
4.5 自保护概念.
4.5.1 器件级自保护
4.5.2 阵列级自保护
4.6 超高压电路的EsD保护
4.7 小结
第4章的DEcIMMTM仿真例子
第5章 ESD网络设计原理
5.1 基于轨道的ESD保护网络
5.1.1 基于轨道和局部的ESD保护
5.1.2 采用快返回箝位基于轨道的ESD保护
5.1.3 采用有源箝住基于轨道的ESD保护
5.1.4 BicMOs工艺中有源箝位设计的细节考虑
5.1.5 双极差分输入保护
5.1.6 双极输出保护
5.1.7 CMOS输入和输出保护
5.1.8 阵列级的考虑
5.1.9 二级保护的概念
5.2 基于局部箝位的ESD保护网络
5.2.1 局部ESD保护
5.2.2 串行数据线引脚情形研究
5.2.3 EEPROM中擦除引脚的保护
5.2.4 内部引脚的局部保护
5.2.5 高速I／0引脚的局部保护
5.3 多电压域的ESD网络
5.3.1 多电压域
5.3.2 具有单一有源箝位网络的多电压域保护
5.3.3 差分输入局部双向ESD保护
5.4 具有EsD紧密模型的ESD网络仿真
5.4.1 用于快返回NMOS及PMOS器件的紧密模型
5.4.2 快返回LVTSCR模型
5.4.3 扩展电压快返回紧密模型
5.4.4 高压漏极开路的电路分析
5.5 小结
第5章的DECIMM TM仿真例子
第6章 单通道模拟电路的ESD设计
6.1 放大器
6.1.1 放大器的产品系列及技术指标
6.1.2 放大器的ESD解决方案
6.1.3 双极输出高压音频放大器
6.1.4 低压放大器的双极输出保护
6.1.5 输入保护
6.1.6 CMOS输出
6.2 数一模转换器和模一数转换器
6.2.1 高速DAc的功能模块
6.3 高速接口I／O引脚
6.3.1 接口类模拟产品
6.3.2 集成电路电缆放电事件的测试程序
6.3.3 满足CDE要求的接口引脚ESD保护
6.4 小结
第6章的DEcIMMTM仿真例子
第7章 电源管理电路的ESD保护
7.1 电源管理产品
7.1.1 电源管理产品及EsD挑战
7.1.2 集成的DC—DC转换器及控制器
7.1.3 集成电源阵列
7.2 低压电源电路ESD
7.2.1 低压电源开关模块
7.2.2 陆压DC—DC转换嚣
7.2.3 低压开关引脚的局部快返回保护
7.3 集成高压调节器的EsD保护
7.3.1 集成异步降压调节器
7.3.2 同步调节器
7.4 控制器
7.4.1 异步降压一升压(SEPIC)控制器
7.4.2 同步降压控制器
7.5 光管理单元和LED驱动器
7.5.1 模拟LED技术
7.5.2 LED驱动器
7.5.3 光管理单元
7.6 其他例子的研究
7 6.1 电源阵列ESD箝住的相互作用
7.6.2 N型外延层N型外延层的瞬态闩锁
7.6.3 高压引脚保护的CDM
7.7 小结
第7章的DECIMMTM仿真例子
第8章 系统级和分立元件的EsD
8.1 系统级规范和标准
8.1.1 ESD鲁棒系统的意义
8 1.2 系统级ESD脉冲及模型
8.1.3 系统级事件的瞬态问锁
8.1.4 系统级的保护元件
8.2 晶圆片人体金属模型测量
8.2.1 晶圆片HMM测试仪及脉冲等效电路
8.2.2 HMMHBM元件的相关性
8.3 系统级引脚的片上设计
8.3.1 系统级保护的电路例子
8.4 热交换及热插拔
8.4.1 二级SCR ESD器件的概念
8.5 系统级封装的保护
8.6 分立元件的EsD鲁棒性
8.6.1 高可靠性系统中的分立元件
8.6.2 分立元件的ESD要求
8.6.3 有缺陷器件的基本数值分析及二晶体管模型
8.6.4 分立元件鲁棒性的实验评估
8.7 小结
第8章的DEcIMMTM仿真例子
参考文献
书单推荐
